SERDES ชิ้นสำหรับแพลตฟอร์ม Asic

LSI Logic ได้เพิ่มตัวเลือกใหม่ในการออกแบบโครงสร้างตระกูล RapidChip สำหรับแอปพลิเคชันอนุกรมความเร็วสูง

มีให้ใช้งานมากถึง 48 ชุดองค์ประกอบ (ซีเรียลไลเซอร์ / ดีซีเรียลไลเซอร์) ประตูสูงสุดห้าล้านประตูและ RAM 3.7 เมกะบิตขึ้นอยู่กับสถาปัตยกรรมหน่วยความจำภายใน MatrixRAM ที่เพิ่งเปิดตัว นอกจากนี้ยังรองรับอินเตอร์เฟสหน่วยความจำแบนด์วิดธ์สูงเช่น DDR2 และ QDR

เรียกว่าตระกูล Xtreme2 มันมีชุด SERDES หลายแบบภายใต้ชื่อ GigaBlaze และ Hydra ด้วยอัตราข้อมูลสูงสุด 4.25Gbit / s มาตรฐานที่รองรับรวมถึง แต่ไม่ จำกัด เพียง Gigabit Ethernet, 10 Gigabit Ethernet (XAUI), PCI Express (รวมถึง ASI), Fibre Channel, InfiniBand, CX4, Serial Rapid IO, SGMII, SPI4.2, SPI5, SAS, SATA และมาตรฐาน HyperTransport

สถาปัตยกรรม MatrixRAM ประกอบด้วยอาร์เรย์หน่วยความจำซึ่งสามารถใช้แยกกันหรือรวมกันเพื่อสร้างความทรงจำที่ใหญ่กว่าที่กำหนดค่าในความกว้างและความลึกที่แตกต่างกัน

มาตรฐานหน่วยความจำที่รองรับ ได้แก่ DDR2 ซึ่งเป็นเทคโนโลยีหน่วยความจำที่โดดเด่นในการประมวลผลระดับองค์กร RLDRAM2 และ FCRAM2 ทั่วไปในเครือข่ายประสิทธิภาพสูงและ QDR ทั่วไปในเครือข่ายการจัดเก็บ

รถประจำทาง LVDS ที่รวดเร็วเช่น SPI-4.2 สามารถนำไปใช้ใน I / O ที่กำหนดค่าได้

www.lsilogic.com

โทร: 01344 413204